2.2 Integrované čítače

2.2.1 Čtyřbitové čítače:

MH 7490

Čtyřbitový asynchronní dekadický čítač.

 

Skládá se ze čtyř klopných obvodů J - K

rozdělených na čítač modulo dvě a modulo pět .

Oba tyto čítače mají vlastní vstup hodinových impulsů

. a čítají na sestupnou hranu. Pokud propojíme

výstup jednoho čítače ( Q0 ) a vstup druhého

( CP2non ) získáme tak čítač modulo 10 (BCD 8421).

viz. tabulka

Zapojení čítače do 10:

Zapojení čítače do 6:

 

MR1

MR2

MS1

MS2

CP

  

Q3

Q2

Q1

Q0

H

H

L

X

X

  

L

L

L

L

H

H

X

L

X

  

L

L

L

L

X

X

H

H

X

  

H

L

L

L

L

X

L

X
sestup.
hrana
 

ČÍTÁ

ČÍTÁ

ČÍTÁ

ČÍTÁ

X

L

X

L
sestup
hrana
 

ČÍTÁ

ČÍTÁ

ČÍTÁ

ČÍTÁ

L

X

X

L
sestup
hrana
 

ČÍTÁ

ČÍTÁ

ČÍTÁ

ČÍTÁ

H

L

L

X
sestup
hrana
 

ČÍTÁ

ČÍTÁ

ČÍTÁ

ČÍTÁ

 

Zapojení čítače do 24:


Zapojení čítače do 36:
( MATES 0 - 35)

Pomocné hradlo AND (2x NAND) používáme, potřebujeme-li na resetovací vstupy vyvést více než dva výstupy z čítačů pro zkrácené čítání.

MH 7493

Čtyřbitový asynchronní binární čítač.

Skládá se ze čtyř klopných obvodů J -K rozdělených na čítač modulo dvě a modulo osm. Oba tyto čítače mají vlastní vstup hodinových impulsů a čítají na sestupnou hranu. Pokud propojíme výstup jednoho čítače ( Q0 ) a vstup druhého ( CP2 ) získáme tak čítač (dělič) modulo 16. Obvod je dále vybaven nulovacími vstupy pro všechny čtyři klopné obvody.

MR1

MR2

CP

Q3

Q2

Q1

Q0

H

H

X

L

L

L

L

L

H
sestup.
hrana

 Č Í T Á

Č Í T Á

  Č Í T Á

  Č Í T Á

X

L
sestup.
hrana

  Č Í T Á

   Č Í T Á   Č Í T Á   Č Í T Á

 

Váhy

8

4

2

1

hodinový

impuls

Q3

Q2

Q1

Q0

0.

L

L

L

L

1.

L

L

L

H

2.

L

L

H

L

3.

L

L

H

H

4.

L

H

L

L

5.

L

H

L

H

6.

L

H

H

L

7.

L

H

H

H
 

Váhy

8

4

2

1
 

hodinový

impuls

Q3

Q2

Q1

Q0
 

8.

H

L

L

L
 

9.

H

L

L

H
 

10.

H

L

H

L
 

11.

H

L

H

H
 

12.

H

H

L

L
 

13.

H

H

L

H
 

14.

H

H

H

L
 

15.

H

H

H

H

 

Dělič dvěma:

Dělič třemi:

Dělič čtyřmi:

Dělič pěti:

Dělič šesti:

Dělič osmi:

Dělič devíti:

Dělič desíti:

Dělič dvanácti:

Dělič patnácti::

Dělič šestnácti:

Čítač do 11

2.2.2 Vratné čítače:

MH 74192

Dekadický synchronní čítač vratný s předvolbou

Je složen ze čtyř klopných obvodů typu "master- slave" a řídící logikou. Obvod má dva vstupy. Samostatný vstup CPD pro čítání nahoru a CPU pro čítání dolů. Podle toho kam přivedeme hodinové impulsy, bude IO čítat nahoru nebo dolů. Druhý nezapojený vstup se nastaví na logickou H . Oba vstupy reagují na náběžnou hranu hodinového impulsu.
Čítač dále umožňuje předvolbu čísel na výstupech, tzn. nastavit předem zvolené číslo,(na vstupy předvolby A, B, C, D) které se nám zobrazí na výstupu, přivedeme-li na vstup Lnon logickou úroveň H . Na zadání čísel použijeme tabulku s BCD kódem.
Vstup nulování MR nám zajišťuje vyresetování (tzn. nastavení všech výstupů do logické úrovně L), pokud na něj přivedeme logickou úroveň H.

 

MR

Lnon

CPO

CPD

  

funkce

H

X

X

L

  

nulování

H

X

X

H

  

nulování

L

L

X

L

    

L

L

X

H

  

nastavení

L

L

L

X

  

předvolby

L

L

H

X

    

L

H

vzest. hrana

X

  

Čítá nahoru

L

H

H

vzest. hrana

  

Čítá dolu

 

MH 74193

Binární synchronní čítač vratný s předvolbou

Funkce a funkční tabulka je stejná jako u MH74192